數(shù)字信號的時鐘分配(ClockDistribution)

前面講過，對于數(shù)字電路來說，目前絕大部分的場合都是采用同步邏輯電路，而同步邏輯電路中必不可少的就是時鐘。數(shù)字信號的可靠傳輸依賴于準確的時鐘采樣，一般情況下發(fā)送端和接收端都需要使用相同頻率的工作時鐘才可以保證數(shù)據(jù)不會丟失(有些特殊的應(yīng)用中收發(fā)端可以采用大致相同頻率工作時鐘，但需要在數(shù)據(jù)格式或協(xié)議層面做些特殊處理)。為了把發(fā)送端的時鐘信息傳遞到接收端以進行正確的信號采樣，數(shù)字總線采用的時鐘分配方式大體上可以分為3類，即并行時鐘、嵌入式時鐘、前向時鐘，各有各的應(yīng)用領(lǐng)域。 模擬信號和數(shù)字信號之間的區(qū)別嗎？重慶眼圖測試數(shù)字信號測試

數(shù)字信號基礎(chǔ)單端信號與差分信號(Single-end and Differential Signals)

數(shù)字總線大部分使用單端信號做信號傳輸，如TTL/CMOS信號都是單端信號。所謂單端信號，是指用一根信號線的高低電平的變化來進行0、1信息的傳輸，這個電平的高低變化是相對于其公共的參考地平面的。單端信號由于結(jié)構(gòu)簡單，可以用簡單的晶體管電路實現(xiàn)，而且集成度高、功耗低，因此在數(shù)字電路中得到的應(yīng)用。是一個單端信號的傳輸模型。

當(dāng)信號傳輸速率更高時，為了減小信號的跳變時間和功耗，信號的幅度一般都會相應(yīng)減小。比如以前大量使用的5V的TTL信號現(xiàn)在使用越來越少，更多使用的是3.3V/2.5V/1.8V/1.5V/1.2V的LVTTL電平，但是信號幅度減小帶來的問題是對噪聲的容忍能力會變差一些。進一步，很多數(shù)字總線現(xiàn)在需要傳輸更長的距離，從原來芯片間的互連變成板卡間的互連甚至設(shè)備間的互連，信號穿過不同的設(shè)備時會受到更多噪聲的干擾。更極端的情況是收發(fā)端的參考地平面可能也不是等電位的。因此，當(dāng)信號速率變高、傳輸距離變長后仍然使用單端的方式進行信號傳輸會帶來很大的問題。圖1.12是一個受到嚴重共模噪聲干擾的單端信號，對于這種信號，無論接收端的電平判決閾值設(shè)置在哪里都可能造成信號的誤判。
數(shù)字信號數(shù)字信號測試服務(wù)熱線數(shù)字通信的帶寬表征為：bit的傳輸速率；

通常情況下預(yù)加重技術(shù)使用在信號的發(fā)送端，通過預(yù)先對信號的高頻分量進行增強來 補償傳輸通道的損耗。預(yù)加重技術(shù)由于實現(xiàn)起來相對簡單，所以在很多數(shù)據(jù)速率超過 1Gbps 的總線中使用，比如PCle,SATA 、USB3 .0 、Displayport等總線中都有使用。當(dāng) 信號速率進一步提高以后，傳輸通道的高頻損耗更加嚴重，靠發(fā)送端的預(yù)加重已經(jīng)不太 夠用，所以很多高速總線除了對預(yù)加重的階數(shù)進一步提高以外，還會在接收端采用復(fù)雜的均 衡技術(shù)，比如PCle3.0 、SATA Gen3 、USB3.0 、Displayport HBR2 、10GBase-KR等總線中都 在接收端采用了均衡技術(shù)。采用了這些技術(shù)后，F(xiàn)R-4等傳統(tǒng)廉價的電路板材料也可以應(yīng)用 于高速的數(shù)字信號傳輸中，從而節(jié)約了系統(tǒng)實現(xiàn)的成本。

數(shù)字信號的建立/保持時間(Setup/HoldTime)

不論數(shù)字信號的上升沿是陡還是緩，在信號跳變時總會有一段過渡時間處于邏輯判決閾值的上限和下限之間，從而造成邏輯的不確定狀態(tài)。更糟糕的是，通常的數(shù)字信號都不只一路，可能是多路信號一起傳輸來一些邏輯和功能狀態(tài)。這些多路信號之間由于電氣特性的不完全一致以及PCB走線路徑長短的不同，在到達其接收端時會存在不同的時延，時延的不同會進一步增加邏輯狀態(tài)的不確定性。

由于我們感興趣的邏輯狀態(tài)通常是信號電平穩(wěn)定以后的狀態(tài)而不是跳變時所的狀態(tài)，所以現(xiàn)在大部分數(shù)字電路采用同步電路，即系統(tǒng)中有一個統(tǒng)一的工作時鐘對信號進行采樣。如圖1.5所示，雖然信號在跳變過程中可能會有不確定的邏輯狀態(tài)，但是若我們只在時鐘CLK的上升沿對信號進行判決采樣，則得到的就是穩(wěn)定的邏輯狀態(tài)。 數(shù)字信號的抖動（Jitter）;

數(shù)字信號測試串行總線的8b/10b編碼(8b/10bEncoding)

前面我們介紹過，使用串行比并行總線可以節(jié)省更多的布線空間，芯片、電纜等的尺寸可以做得更小，同時傳輸速率更高。但是我們知道，在很多數(shù)字系統(tǒng)如CPU、DSP、FPGA等內(nèi)部，進行數(shù)據(jù)處理的小單位都是Byte,即8bit,把一個或多個Byte的數(shù)據(jù)通過串行總線可靠地傳輸出去是需要對數(shù)據(jù)做些特殊處理的。將并行數(shù)據(jù)轉(zhuǎn)換成串行信號傳輸?shù)暮唵蔚姆椒ㄈ鐖D1.19所示。比如發(fā)送端的數(shù)據(jù)寬度是8bit,時鐘速率是100MHz,我們可以通過Mux(復(fù)用器)芯片把8bit的數(shù)據(jù)時分復(fù)用到1bit的數(shù)據(jù)線上，相應(yīng)的數(shù)據(jù)速率提高到800Mbps(在有些LVDS的視頻信號傳輸中比較常用的是把并行的7bit數(shù)據(jù)時分復(fù)用到1bit數(shù)據(jù)線上)。信號到達接收端以后，再通過Demux(解復(fù)用器)芯片把串行的信號分成8路低速的數(shù)據(jù)。 對于一個數(shù)字信號，要進行可靠的0、1信號傳輸，就必須滿足一定的電平、幅度、時序等標準的要求。數(shù)字信號數(shù)字信號測試服務(wù)熱線

數(shù)字 信號處理系統(tǒng)的基本組成；重慶眼圖測試數(shù)字信號測試

為了保證接收端在時鐘有效沿時采集到正確的數(shù)據(jù)，通常都有建立/保持時間的要求，以避免采到數(shù)據(jù)線上跳變時不穩(wěn)定的狀態(tài)，因此這種總線對于時鐘和數(shù)據(jù)線間走線長度的差異都有嚴格要求。這種并行總線在使用中比較大的挑戰(zhàn)是當(dāng)總線時鐘速率超過幾百MHz后就很難再提高了，因為其很多根并行線很難滿圖1.15并行總線的時鐘傳輸足此時苛刻的走線等長的要求，特別是當(dāng)總線上同時掛有多個設(shè)備時。為了解決并行總線工作時鐘頻率很難提高的問題，一些系統(tǒng)和芯片的設(shè)計廠商提出了嵌入式時鐘的概念。其思路首先是把原來很多根的并行線用一對或多對高速差分線來代替，節(jié)省了布線空間；然后把系統(tǒng)的時鐘信息通過數(shù)據(jù)編碼的方式嵌在數(shù)據(jù)流里，省去了專門的時鐘走線。信號到了接收端，接收端采用相應(yīng)的CDR(clock-datarecovery)電路把數(shù)據(jù)流中內(nèi)嵌的時鐘信息提取出來再對數(shù)據(jù)采樣。圖1.16是一個采用嵌入式時鐘的總線例子。重慶眼圖測試數(shù)字信號測試

深圳市力恩科技有限公司是以提供實驗室配套，誤碼儀，協(xié)議分析儀，矢量網(wǎng)絡(luò)分析儀為主的有限責(zé)任公司，公司成立于2014-04-03，旗下克勞德，已經(jīng)具有一定的業(yè)內(nèi)水平。力恩科技以實驗室配套，誤碼儀，協(xié)議分析儀，矢量網(wǎng)絡(luò)分析儀為主業(yè)，服務(wù)于儀器儀表等領(lǐng)域，為全國客戶提供先進實驗室配套，誤碼儀，協(xié)議分析儀，矢量網(wǎng)絡(luò)分析儀。將憑借高精尖的系列產(chǎn)品與解決方案，加速推進全國儀器儀表產(chǎn)品競爭力的發(fā)展。