制定DDR 內(nèi)存規(guī)范的標(biāo)準(zhǔn)化組織是JEDEC(Joint Electron Device Engineering  Council,)。按照J(rèn)EDEC組織的定義， DDR4 的比較高數(shù)據(jù)速率已經(jīng) 達(dá)到了3200MT/s以上，DDR5的比較高數(shù)據(jù)速率則達(dá)到了6400MT/s以上。在2016年之 前，LPDDR的速率發(fā)展一直比同一代的DDR要慢一點(diǎn)。但是從LPDDR4開始，由于高性 能移動(dòng)終端的發(fā)展，LPDDR4的速率開始趕超DDR4。LPDDR5更是比DDR5搶先一步在 2019年完成標(biāo)準(zhǔn)制定，并于2020年在的移動(dòng)終端上開始使用。DDR5的規(guī)范 (JESD79-5)于2020年發(fā)布，并在2021年開始配合Intel等公司的新一代服務(wù)器平臺(tái)走向商 用。圖5.2展示了DRAM技術(shù)速率的發(fā)展。DDR測(cè)試信號(hào)問題排查；河北通信DDR一致性測(cè)試

JEDEC組織發(fā)布的主要的DDR相關(guān)規(guī)范，對(duì)發(fā)布時(shí)間、工作頻率、數(shù)據(jù) 位寬、工作電壓、參考電壓、內(nèi)存容量、預(yù)取長(zhǎng)度、端接、接收機(jī)均衡等參數(shù)做了從DDR1 到 DDR5的電氣特性詳細(xì)對(duì)比?？梢钥闯鯠DR在向著更低電壓、更高性能、更大容量方向演 進(jìn)，同時(shí)也在逐漸采用更先進(jìn)的工藝和更復(fù)雜的技術(shù)來實(shí)現(xiàn)這些目標(biāo)。以DDR5為例，相 對(duì)于之前的技術(shù)做了一系列的技術(shù)改進(jìn)，比如在接收機(jī)內(nèi)部有均衡器補(bǔ)償高頻損耗和碼間 干擾影響、支持CA/CS訓(xùn)練優(yōu)化信號(hào)時(shí)序、支持總線反轉(zhuǎn)和鏡像引腳優(yōu)化布線、支持片上 ECC/CRC提高數(shù)據(jù)訪問可靠性、支持Loopback(環(huán)回)便于IC調(diào)測(cè)等。DDR測(cè)試DDR一致性測(cè)試維修價(jià)格DDR4 一致性測(cè)試軟件；

對(duì)DDR5來說，設(shè)計(jì)更為復(fù)雜，仿真軟件需要幫助用戶通過應(yīng)用IBIS模型針對(duì)基于 DDR5顆?；駾IMM的系統(tǒng)進(jìn)行仿真驗(yàn)證，比如仿真驅(qū)動(dòng)能力、隨機(jī)抖動(dòng)/確定性抖動(dòng)、寄 生電容、片上端接ODT、信號(hào)上升/下降時(shí)間、AGC(自動(dòng)增益控制)功能、4taps DFE(4抽頭 判決反饋均衡)等。

DDR的讀寫信號(hào)分離

對(duì)于DDR總線來說，真實(shí)總線上總是讀寫同時(shí)存在的。規(guī)范對(duì)于讀時(shí)序和寫時(shí)序的 相關(guān)時(shí)間參數(shù)要求是不一樣的，讀信號(hào)的測(cè)量要參考讀時(shí)序的要求，寫信號(hào)的測(cè)量要參考寫 時(shí)序的要求。因此要進(jìn)行DDR信號(hào)的測(cè)試，第一步要做的是從真實(shí)工作的總線上把感興 趣的讀信號(hào)或者寫信號(hào)分離出來。JEDEC協(xié)會(huì)規(guī)定的DDR4總線的 一個(gè)工作時(shí) 序圖(參考資料： JEDEC STANDARD DDR4 SDRAM,JESD79-4),可以看到對(duì)于讀和寫信 號(hào)來說，DQS和DQ間的時(shí)序關(guān)系是不一樣的。

DDR5的接收端容限測(cè)試

前面我們?cè)诮榻BUSB3 . 0、PCIe等高速串行總線的測(cè)試時(shí)提到過很多高速的串行總線 由于接收端放置有均衡器，因此需要進(jìn)行接收容限的測(cè)試以驗(yàn)證接收均衡器和CDR在惡劣 信 號(hào) 下 的 表 現(xiàn) 。 對(duì) 于 D D R 來 說 ， D D R 4 及 之 前 的 總 線 接 收 端 還 相 對(duì) 比 較 簡(jiǎn) 單 ， 只 是 做 一 些 匹配、時(shí)延、閾值的調(diào)整。但到了DDR5時(shí)代(圖5 . 19),由于信號(hào)速率更高，因此接收端也 開 始 采 用 很 多 高 速 串 行 總 線 中 使 用 的 可 變 增 益 調(diào) 整 以 及 均 衡 器 技 術(shù) ， 這 也 使 得 D D R 5 測(cè) 試 中必須關(guān)注接收均衡器的影響，這是之前的DDR測(cè)試中不曾涉及的。 DDR DDR2 DDR3 DDR4 和 DDR5 內(nèi)存帶寬；

DDR系統(tǒng)設(shè)計(jì)過程，以及將實(shí)際的設(shè)計(jì)需求和DDR規(guī)范中的主要性能指標(biāo)相結(jié)合，我們以一個(gè)實(shí)際的設(shè)計(jì)分析實(shí)例來說明，如何在一個(gè)DDR系統(tǒng)設(shè)計(jì)中，解讀并使用DDR規(guī)范中的參數(shù)，應(yīng)用到實(shí)際的系統(tǒng)設(shè)計(jì)中。某項(xiàng)目中，對(duì)DDR系統(tǒng)的功能模塊細(xì)化框圖。在這個(gè)系統(tǒng)中，對(duì)DDR的設(shè)計(jì)需求如下。

整個(gè)DDR功能模塊由四個(gè)512MB的DDR芯片組成，選用Micron的DDR存諸芯片MT46V64M8BN-75。每個(gè)DDR芯片是8位數(shù)據(jù)寬度，構(gòu)成32位寬的2GBDDR存諸單元，地址空間為Add<13..0>，分四個(gè)Bank，尋址信號(hào)為BA<1..0>。 DDR4 和 LPDDR4 合規(guī)性測(cè)試軟件。DDR測(cè)試DDR一致性測(cè)試維修價(jià)格

擴(kuò)展 DDR4 和 LPDDR4 合規(guī)性測(cè)試軟件的功能。河北通信DDR一致性測(cè)試

在實(shí)際探測(cè)時(shí)，對(duì)于DDR的CLK和DQS,由于通常是差分的信號(hào)(DDR1和DDR2的 DQS還是單端信號(hào)，DDR3以后的DQS就是差分的了),所以 一般用差分探頭測(cè)試。DQ信 號(hào)是單端信號(hào)，所以用差分或者單端探頭測(cè)試都可以。另外，DQ信號(hào)的數(shù)量很多，雖然逐 個(gè)測(cè)試是嚴(yán)格的方法，但花費(fèi)時(shí)間較多，所以有時(shí)用戶會(huì)選擇一些有代表性的信號(hào)進(jìn)行測(cè) 試，比如選擇走線長(zhǎng)度長(zhǎng)、短、中間長(zhǎng)度的DQ信號(hào)進(jìn)行測(cè)試。

還有些用戶想在溫箱里對(duì)DDR信號(hào)質(zhì)量進(jìn)行測(cè)試，比如希望的環(huán)境溫度變化范圍為-40～85℃,這對(duì)于使用的示波器探頭也是個(gè)挑戰(zhàn)。 一般示波器的探頭都只能在室溫下工 作，在極端的溫度條件下探頭可能會(huì)被損壞。如果要在溫箱里對(duì)信號(hào)進(jìn)行測(cè)試，需要選擇一 些特殊的能承受高溫的探頭。比如一些特殊的差分探頭通過延長(zhǎng)電纜可以在-55～150℃ 的溫度范圍提供12GHz的測(cè)量帶寬；還有一些寬溫度范圍的單端有源探頭，可以在-40~ 85℃的溫度范圍內(nèi)提供1.5GHz的測(cè)量帶寬。 河北通信DDR一致性測(cè)試

深圳市力恩科技有限公司專注技術(shù)創(chuàng)新和產(chǎn)品研發(fā)，發(fā)展規(guī)模團(tuán)隊(duì)不斷壯大。一批專業(yè)的技術(shù)團(tuán)隊(duì)，是實(shí)現(xiàn)企業(yè)戰(zhàn)略目標(biāo)的基礎(chǔ)，是企業(yè)持續(xù)發(fā)展的動(dòng)力。深圳市力恩科技有限公司主營(yíng)業(yè)務(wù)涵蓋實(shí)驗(yàn)室配套，誤碼儀/示波器，矢量網(wǎng)絡(luò)分析儀，協(xié)議分析儀，堅(jiān)持“質(zhì)量保證、良好服務(wù)、顧客滿意”的質(zhì)量方針，贏得廣大客戶的支持和信賴。公司深耕實(shí)驗(yàn)室配套，誤碼儀/示波器，矢量網(wǎng)絡(luò)分析儀，協(xié)議分析儀，正積蓄著更大的能量，向更廣闊的空間、更寬泛的領(lǐng)域拓展。