使用SystemSI進(jìn)行DDR3信號仿真和時序分析實例

SystemSI是Cadence Allegro的一款系統(tǒng)級信號完整性仿真工具，它集成了 Sigrity強(qiáng)大的 電路板、封裝等互連模型及電源分布網(wǎng)絡(luò)模型的提取功能。目前SystemSI提供并行總線分析 和串行通道分析兩大主要功能模塊，本章介紹其中的并行總線分析模塊，本書第5章介紹串 行通道分析模塊。

SystemSI并行總線分析(Parallel Bus Analysis)模塊支持IBIS和HSPICE晶體管模型， 支持傳輸線模型、S參數(shù)模型和通用SPICE模型，支持非理想電源地的仿真分析。它擁有強(qiáng) 大的眼圖、信號質(zhì)量、信號延時測量功能和詳盡的時序分析能力，并配以完整的測量分析報 告供閱讀和存檔。下面我們結(jié)合一個具體的DDR3仿真實例，介紹SystemSI的仿真和時序分 析方法。本實例中的關(guān)鍵器件包括CPU、4個DDR3 SDRAM芯片和電源模塊， DDR3一致性測試是否可以檢測出硬件故障？眼圖測試DDR3測試方案

單擊View Topology按鈕進(jìn)入SigXplorer拓?fù)渚庉嫮h(huán)境，可以按前面161節(jié)反射 中的實驗所學(xué)習(xí)的操作去編輯拓?fù)溥M(jìn)行分析。也可以單擊Waveforms..按鈕去直接進(jìn)行反射和 串?dāng)_的布線后仿真。

在提取出來的拓?fù)渲?，設(shè)置Controller的輸出激勵為Pulse,然后在菜單Analyze- Preferences..界面中設(shè)置Pulse頻率等參數(shù)，

單擊OK按鈕退出參數(shù)設(shè)置窗口，單擊工具欄中的Signal Simulate進(jìn)行仿真分析，

在波形顯示界面里，只打開器件U104 (近端顆粒)管腳上的差分波形進(jìn)行查看, 可以看到，差分時鐘波形邊沿正常，有一些反射。

原始設(shè)計沒有接終端的電阻端接。在電路拓?fù)渲袑⒔K端匹配的上拉電阻電容等電路 刪除，再次仿真，只打開器件U104 (近端顆粒)管腳上的差分波形進(jìn)行查看，可以看到， 時鐘信號完全不能工作。 眼圖測試DDR3測試方案DDR3一致性測試的目標(biāo)是什么？

創(chuàng)建工程啟動SystemSI工具，單擊左側(cè)Workflow下的LoadaNew/ExistingWorkspace菜單項,在彈出的WorkspaceFile對話框中選擇Createanewworkspace,單擊OK按鈕。在彈出的SelectModule對話框中選擇ParallelBusAnalysis模塊，單擊OK按鈕。選擇合適的License后彈出NewWorkspace對話框在NewWorkspace對話框中選擇Createbytemplate單選框，選擇個模板addr_bus_sparam_4mem,設(shè)置好新建Workspace的路徑和名字，單擊0K按鈕。如圖4-36所示，左側(cè)是Workflow,右側(cè)是主工作區(qū)。

分配舊IS模型并定義總線左側(cè)Workflow提示第2步為AssignIBISModels,先給內(nèi)存控制器和SDRAM芯片分配實際的IBIS模型。雙擊Controller模塊，在工作區(qū)下方彈出Property界面，左側(cè)為Block之間的連接信息，右側(cè)是模型設(shè)置。單擊右下角的LoadIBIS...按鈕，彈出LoadIBIS對話框。

單擊Impedance Plot (expanded),展開顯示所有網(wǎng)絡(luò)走線的阻抗彩圖。雙擊彩圖 上的任何線段，對應(yīng)的走線會以之前定義的顏色在Layout窗口中高亮顯示。

單擊Impedance Table,可以詳細(xì)查看各個網(wǎng)絡(luò)每根走線詳細(xì)的阻抗相關(guān)信息，內(nèi) 容包括走線名稱、走線長度百分比、走線阻抗、走線長度、走線距離發(fā)送端器件的距離、走 線延時，

單擊Impedance Overlay in Layout,可以直接在Layout視圖中查看走線的阻抗。在 Layer Selection窗口中單擊層名稱，可以切換到不同層查看走線阻抗視圖。 如何確保DDR3一致性測試的可靠性和準(zhǔn)確性？

至此，DDR3控制器端各信號間的總線關(guān)系創(chuàng)建完畢。單擊OK按鈕，在彈出的提示窗 口中選擇Copy,這會將以上總線設(shè)置信息作為SystemSI能識別的注釋，連同原始IBIS文件 保存為一個新的IBIS文件。如果不希望生成新的IBIS文件，則也可以選擇Updateo

設(shè)置合適的 OnDie Parasitics 和 Package Parasiticso 在本例中。nDie Parasitics 選擇 None, Package Parasitics使用Pin RLC封裝模型。單擊OK按鈕保存并退出控制器端的設(shè)置。

On-Die Parasitics在仿真非理想電源地時影響很大，特別是On-Die Capacitor,需要根據(jù) 實際情況正確設(shè)定。因為實際的IBIS模型和模板自帶的IBIS模型管腳不同，所以退出控制器 設(shè)置窗口后，Controller和PCB模塊間的連接線會顯示紅叉，表明這兩個模塊間連接有問題， 暫時不管，等所有模型設(shè)置完成后再重新連接。 DDR3一致性測試和DDR3速度測試之間有什么區(qū)別？眼圖測試DDR3測試方案

DDR3一致性測試期間可能發(fā)生的常見錯誤有哪些？眼圖測試DDR3測試方案

DDR（Double Data Rate）是一種常見的動態(tài)隨機(jī)存取存儲器（DRAM）標(biāo)準(zhǔn)。以下是對DDR規(guī)范的一些解讀：DDR速度等級：DDR規(guī)范中定義了不同的速度等級，如DDR-200、DDR-400、DDR2-800、DDR3-1600等。這些速度等級表示內(nèi)存模塊的速度和帶寬，通常以頻率來表示（例如DDR2-800表示時鐘頻率為800 MHz）。數(shù)據(jù)傳輸方式：DDR采用雙倍數(shù)據(jù)傳輸率，即在每個時鐘周期內(nèi)進(jìn)行兩次數(shù)據(jù)傳輸，相比于單倍數(shù)據(jù)傳輸率（SDR），DDR具有更高的帶寬。時序要求：DDR規(guī)范定義了內(nèi)存模塊的各種時序要求，包括初始時序、數(shù)據(jù)傳輸時序、刷新時序等。這些時序要求確保內(nèi)存模塊能夠按照規(guī)范工作，并實現(xiàn)穩(wěn)定的數(shù)據(jù)傳輸和操作。眼圖測試DDR3測試方案