數(shù)字信號(hào)并行總線與串行總線(Parallel and Serial Bus)

雖然隨著技術(shù)的發(fā)展，現(xiàn)代的數(shù)字芯片已經(jīng)集成了越來(lái)越多的功能，但是對(duì)于稍微復(fù)雜  一點(diǎn)的系統(tǒng)來(lái)說(shuō)，很多時(shí)候單獨(dú)一個(gè)芯片很難完成所有的工作，這就需要和其他芯片配合起  來(lái)工作。比如現(xiàn)在的CPU的處理能力越來(lái)越強(qiáng)，很多CPU內(nèi)部甚至集成了顯示處理的功  能，但是仍然需要配合外部的內(nèi)存芯片來(lái)存儲(chǔ)臨時(shí)的數(shù)據(jù)，需要配合橋接芯片擴(kuò)展硬盤(pán)、 USB等接口；現(xiàn)代的FPGA內(nèi)部也可以集成CPU、DSP、RAM、高速收發(fā)器等，但有些  場(chǎng)合可能還需要配合用的DSP來(lái)進(jìn)一步提高浮點(diǎn)處理效率，配合額外的內(nèi)存芯片來(lái)擴(kuò)展  存儲(chǔ)空間，配合用的物理層芯片來(lái)擴(kuò)展網(wǎng)口、USB等，或者需要多片F(xiàn)PGA互連來(lái)提高處  理能力。所有這一切，都需要用到相應(yīng)的總線來(lái)實(shí)現(xiàn)多個(gè)數(shù)字芯片間的互連。如果我們把  各個(gè)功能芯片想象成人體的各個(gè)功能，總線就是血脈和經(jīng)絡(luò)，通過(guò)這些路徑，各個(gè)功能  模塊間才能進(jìn)行有效的數(shù)據(jù)交換和協(xié)同工作。 模擬信號(hào)和數(shù)字信號(hào)的差異；校準(zhǔn)數(shù)字信號(hào)測(cè)試規(guī)格尺寸

反映的是一個(gè)5Gbps的信號(hào)經(jīng)過(guò)35英寸的FR-4板材傳輸后的眼圖，以及經(jīng)過(guò)CTLE均衡后對(duì)眼圖的改善。

FFE均衡的作用基本上類(lèi)似于FIR(有限脈沖響應(yīng))濾波器，其方法是根據(jù)相鄰比特的電壓幅度的加權(quán)值進(jìn)行當(dāng)前比特幅度的修正，每個(gè)相鄰比特的加權(quán)系數(shù)直接和通道的沖激響應(yīng)有關(guān)。下面是一個(gè)三階FFE的數(shù)學(xué)描述：

e(t)=cor(t-(0Tp))+cir(t-(1Tp))+czr(t-(2Tp))

式中，e(t)為時(shí)間t時(shí)的電壓波形，是經(jīng)校正(或均衡)后的電壓波形；Tp為時(shí)間延遲(抽頭的時(shí)間延遲);r(t-nTp)為距離當(dāng)前時(shí)間n個(gè)抽頭延遲之前的波形，是未經(jīng)校正(或均衡)的波形；c,為校正系數(shù)(抽頭系數(shù))。 上海數(shù)字信號(hào)測(cè)試商家數(shù)字信號(hào)的抖動(dòng)（Jitter）;

由于真正的預(yù)加重電路在實(shí)現(xiàn)時(shí)需要有相應(yīng)的放大電路來(lái)增加跳變比特的幅度，電路  比較復(fù)雜而且增加系統(tǒng)功耗，所以在實(shí)際應(yīng)用時(shí)更多采用去加重的方式。去加重技術(shù)不是  增大跳變比特的幅度，而是減小非跳變比特的幅度，從而得到和預(yù)加重類(lèi)似的信號(hào)波形。 圖 1.29是對(duì)一個(gè)10Gbps的信號(hào)進(jìn)行-3.5dB的去加重后對(duì)頻譜的影響?？梢钥吹?，去加  重主要是通過(guò)壓縮信號(hào)的直流和低頻分量(長(zhǎng)0 或者長(zhǎng) 1  的比特流),從而改善其在傳輸過(guò)  程中可 能造成的對(duì)短0或者短1 比特的影響。

基本上可以看到數(shù)字信號(hào)的頻域分量大部分集中在1/7U,這個(gè)頻率以下，我們可以將這個(gè)頻率稱(chēng)之為信號(hào)的帶寬，工程上可以近似為0.35/0,當(dāng)對(duì)設(shè)計(jì)要求嚴(yán)格的時(shí)候，也可近似為0.5/rro

也就是說(shuō)，疊加信號(hào)帶寬（0.35/。）以下的頻率分量基本上可以復(fù)現(xiàn)邊沿時(shí)間是tr的數(shù)字時(shí);域波形信號(hào)。這個(gè)頻率通常也叫作轉(zhuǎn)折頻率或截止頻率（Fknee或cutofffrequency）

*信號(hào)的能量大部分集中在信號(hào)帶寬以下，意味著我們?cè)诳紤]這個(gè)信號(hào)的傳輸效應(yīng)時(shí)，主要關(guān)注比較高頻率可以到信號(hào)的帶寬。

所以，假如在數(shù)字信號(hào)的傳輸過(guò)程中可以保證在信號(hào)的帶寬（0.35億）以下的頻率分量（模擬信號(hào)）經(jīng)過(guò)互連路徑的質(zhì)量，則我們可以保證接收到比較完整的數(shù)字信號(hào)。

然而，我們會(huì)在下面看到在考慮信號(hào)完整性問(wèn)題時(shí)由于傳輸路徑阻抗不連續(xù)對(duì)信號(hào)的反射，損耗隨頻率的增加而增加的特性等因素，這些頻率分量在傳輸時(shí)會(huì)有畸變，從而造成接收到的各個(gè)頻率的分量疊加在時(shí)并不能完全保證復(fù)現(xiàn)原有的時(shí)域的數(shù)字信號(hào)。 數(shù)字信號(hào)處理系統(tǒng)的性能取決于3個(gè)因素：采樣頻率、架構(gòu)、字長(zhǎng)。

理想的跳變位置。抖動(dòng)是個(gè)相對(duì)的時(shí)間量，怎么確定信號(hào)的理想的跳變位置對(duì)于 抖動(dòng)的測(cè)量結(jié)果有很關(guān)鍵的影響。對(duì)于時(shí)鐘信號(hào)的測(cè)量，我們通常關(guān)心的是時(shí)鐘信號(hào)是否 精確地等間隔，因此這個(gè)理想位置通常是從被測(cè)信號(hào)中提取的一個(gè)等周期分布時(shí)鐘的跳變 沿；而對(duì)于數(shù)據(jù)信號(hào)的測(cè)量，我們關(guān)心的是這個(gè)信號(hào)相對(duì)于其時(shí)鐘的位置跳變，因此這個(gè)理 想跳變位置就是其時(shí)鐘有效沿的跳變位置。對(duì)于很多采用嵌入式時(shí)鐘的高速數(shù)字電路來(lái) 說(shuō)，由于沒(méi)有專(zhuān)門(mén)的時(shí)鐘傳輸通道，情況要更復(fù)雜一些，這時(shí)的理想跳變位置通常是指用一 個(gè)特定的時(shí)鐘恢復(fù)電路(可能是硬件的也可能是軟件的)從數(shù)據(jù)中恢復(fù)出的時(shí)鐘的有效跳 變沿。數(shù)字信號(hào)幅度測(cè)試的定義；HDMI測(cè)試數(shù)字信號(hào)測(cè)試故障

數(shù)字信號(hào)的時(shí)鐘分配（Clock Distribution）;校準(zhǔn)數(shù)字信號(hào)測(cè)試規(guī)格尺寸

抖動(dòng)的頻率范圍。抖動(dòng)實(shí)際上是時(shí)間上的噪聲，其時(shí)間偏差的變化頻率可能比較  快也可能比較慢。通常把變化頻率超過(guò)10Hz以上的抖動(dòng)成分稱(chēng)為jitter,而變化頻率低于  10Hz的抖動(dòng)成分稱(chēng)為wander(漂移)。wander主要反映的是時(shí)鐘源隨著時(shí)間、溫度等的緩  慢變化，影響的是時(shí)鐘或定時(shí)信號(hào)的***精度。在通信或者信號(hào)傳輸中，由于收發(fā)雙方都會(huì)  采用一定的時(shí)鐘架構(gòu)來(lái)進(jìn)行時(shí)鐘的分配和同步，緩慢的時(shí)鐘漂移很容易被跟蹤上或補(bǔ)償?shù)簦?因此wander對(duì)于數(shù)字電路傳輸?shù)恼`碼率影響不大，高速數(shù)字電路測(cè)量中關(guān)心的主要是高  頻的jitter。校準(zhǔn)數(shù)字信號(hào)測(cè)試規(guī)格尺寸