抖動的頻率范圍。抖動實(shí)際上是時(shí)間上的噪聲，其時(shí)間偏差的變化頻率可能比較  快也可能比較慢。通常把變化頻率超過10Hz以上的抖動成分稱為jitter,而變化頻率低于  10Hz的抖動成分稱為wander(漂移)。wander主要反映的是時(shí)鐘源隨著時(shí)間、溫度等的緩  慢變化，影響的是時(shí)鐘或定時(shí)信號的***精度。在通信或者信號傳輸中，由于收發(fā)雙方都會  采用一定的時(shí)鐘架構(gòu)來進(jìn)行時(shí)鐘的分配和同步，緩慢的時(shí)鐘漂移很容易被跟蹤上或補(bǔ)償?shù)簦?因此wander對于數(shù)字電路傳輸?shù)恼`碼率影響不大，高速數(shù)字電路測量中關(guān)心的主要是高  頻的jitter。傳輸線對數(shù)字信號的影響；上海電氣性能測試數(shù)字信號測試

數(shù)字信號基礎(chǔ)單端信號與差分信號(Single-end and Differential Signals)

數(shù)字總線大部分使用單端信號做信號傳輸，如TTL/CMOS信號都是單端信號。所謂單端信號，是指用一根信號線的高低電平的變化來進(jìn)行0、1信息的傳輸，這個(gè)電平的高低變化是相對于其公共的參考地平面的。單端信號由于結(jié)構(gòu)簡單，可以用簡單的晶體管電路實(shí)現(xiàn)，而且集成度高、功耗低，因此在數(shù)字電路中得到的應(yīng)用。是一個(gè)單端信號的傳輸模型。

當(dāng)信號傳輸速率更高時(shí)，為了減小信號的跳變時(shí)間和功耗，信號的幅度一般都會相應(yīng)減小。比如以前大量使用的5V的TTL信號現(xiàn)在使用越來越少，更多使用的是3.3V/2.5V/1.8V/1.5V/1.2V的LVTTL電平，但是信號幅度減小帶來的問題是對噪聲的容忍能力會變差一些。進(jìn)一步，很多數(shù)字總線現(xiàn)在需要傳輸更長的距離，從原來芯片間的互連變成板卡間的互連甚至設(shè)備間的互連，信號穿過不同的設(shè)備時(shí)會受到更多噪聲的干擾。更極端的情況是收發(fā)端的參考地平面可能也不是等電位的。因此，當(dāng)信號速率變高、傳輸距離變長后仍然使用單端的方式進(jìn)行信號傳輸會帶來很大的問題。圖1.12是一個(gè)受到嚴(yán)重共模噪聲干擾的單端信號，對于這種信號，無論接收端的電平判決閾值設(shè)置在哪里都可能造成信號的誤判。
湖南數(shù)字信號測試HDMI測試數(shù)字此案好的上升時(shí)間（Rising Time）;

采用并行總線的另外一個(gè)問題在于總線的吞吐量很難持續(xù)提升。對于并行總線來說， 其總線吞吐量=數(shù)據(jù)線位數(shù)×數(shù)據(jù)速率。我們可以通過提升數(shù)據(jù)線的位數(shù)來提高總線吞吐  量，也可以通過提升數(shù)據(jù)速率來提高總線吞吐量。以個(gè)人計(jì)算機(jī)中曾經(jīng)非常流行的PCI總  線為例，其**早推出時(shí)總線是32位的數(shù)據(jù)線，工作時(shí)鐘頻率是33MHz,其總線吞吐量=  32bit×33MHz;后來為了提升其總線吞吐量推出的PCI-X總線，把總線寬度擴(kuò)展到64位， 工作時(shí)鐘頻率比較高提升到133MHz,其總線吞吐量=64bit×133MHz。是PCI插槽  和PCI-X插槽的一個(gè)對比，可以看到PCI-X由于使用了更多的數(shù)據(jù)線，其插槽更長。

但是隨著人們對于總線吞吐量要求的不斷提高，這種提升總線帶寬的方式遇到了瓶頸。首先由于芯片尺寸和布線空間的限制，64位數(shù)據(jù)寬度已經(jīng)幾乎是極限了。另外，這64根數(shù)據(jù)線共用一個(gè)采樣時(shí)鐘，為了保證所有的信號都滿足其建立保持時(shí)間的要求，在PCB上布線、換層、拐彎時(shí)需要保證精確等長。而總線工作速率越高，對于各條線的等長要求就越高，對于這么多根信號要實(shí)現(xiàn)等長的布線是很難做到的。

用邏輯分析儀采集到的一個(gè)實(shí)際的8位總線的工作時(shí)序，可以看到在數(shù)據(jù)從0x00跳變到0xFF狀態(tài)過程中，這8根線實(shí)際并不是精確一起跳變的。

很多經(jīng)典的處理器采用了并行的總線架構(gòu)。比如大家熟知的51單片機(jī)就采用了8根并行數(shù)據(jù)線和16根地址線；CPU的鼻祖——Intel公司的8086微處理器——**初推出時(shí)具有16根并行數(shù)據(jù)線和16根地址線；

現(xiàn)在很多嵌入式系統(tǒng)中多使用的ARM處理器則大部分使用32根數(shù)據(jù)線以及若干根地址線。并行總線的比較大好處是總線的邏輯時(shí)序比較簡單，電路實(shí)現(xiàn)起來比較容易；但是缺點(diǎn)也是非常明顯的，比如并行總線的信號線數(shù)量非常多，會占用大量的引腳和布線空間，因此芯片和PCB的尺寸很難實(shí)現(xiàn)小型化，特別是如果要用電纜進(jìn)行遠(yuǎn)距離傳輸時(shí)，由于信號線的數(shù)量非常多，使得電纜變得非常昂貴和笨重。 數(shù)字信號的波形分析（Waveform Analysis）;

偽隨機(jī)碼型(PRBS)

在進(jìn)行數(shù)字接口的測試時(shí)，有時(shí)會用到一些特定的測試碼型。比如我們在進(jìn)行信號質(zhì)量測試時(shí)，如果被測件發(fā)送的只是一些規(guī)律跳變的碼型，可能不了真實(shí)通信時(shí)的惡劣情況，所以測試時(shí)我們會希望被測件發(fā)出的數(shù)據(jù)盡可能地隨機(jī)以惡劣的情況。同時(shí)，因?yàn)檫@種數(shù)據(jù)流很多時(shí)候只是為了測試使用的，用戶的被測件在正常工作時(shí)還是要根據(jù)特定的協(xié)議發(fā)送真實(shí)的數(shù)據(jù)流，因此產(chǎn)生這種隨機(jī)數(shù)據(jù)碼流的電路比較好盡可能簡單，不要額外占用太多的硬件資源。那么怎么用簡單的方法產(chǎn)生盡可能隨機(jī)一些的數(shù)據(jù)流輸出呢?首先，因?yàn)檎嬲S機(jī)的碼流是很難用簡單的電路實(shí)現(xiàn)的，所以我們只需要生成盡可能隨機(jī)的碼流就可以了，其中常用的一種數(shù)據(jù)碼流是PRBS(PseudoRandomBinarySequence,偽隨機(jī)碼)碼流。PRBS碼的產(chǎn)生非常簡單，圖1.21是PRBS7的產(chǎn)生原理，只需要用到7個(gè)移位寄存器和簡單的異或門就可以實(shí)現(xiàn)。 模擬信號和數(shù)字信號的差異；上海電氣性能測試數(shù)字信號測試

數(shù)字信號處理系統(tǒng)設(shè)計(jì)流程；上海電氣性能測試數(shù)字信號測試

建立時(shí)間和保持時(shí)間加起來的時(shí)間稱為建立/保持時(shí)間窗口，是接收端對于信號保持在 同一個(gè)邏輯狀態(tài)的**小的時(shí)間要求。數(shù)字信號的比特寬度如果窄于這個(gè)時(shí)間窗口就肯定無 法同時(shí)滿足建立時(shí)間和保持時(shí)間的要求，所以接收端對于建立/保持時(shí)間窗口大小的要求實(shí) 際上決定了這個(gè)電路能夠工作的比較高的數(shù)據(jù)速率。通常工 作速率高一些的芯片，很短的建 立時(shí)間、保持時(shí)間就可以保證電路可靠工作，而工作速率低一 些的芯片則會要求比較長的建 立時(shí)間和保持時(shí)間。

另外要注意的是， 一個(gè)數(shù)字電路能夠可靠工作的比較高數(shù)據(jù)速率不僅取決于接收端對于 建立/保持時(shí)間的要求，輸出端的上升時(shí)間過緩、輸出幅度偏小、信號和時(shí)鐘中有抖動、信號 有畸變等很多因素都會消耗信號建立/保持時(shí)間的裕量。因此一個(gè)數(shù)字電路能夠達(dá)到的比較高數(shù)據(jù)傳輸速率與發(fā)送芯片、接收芯片以及傳輸路徑都有關(guān)系。

建立時(shí)間和保持時(shí)間是數(shù)字電路非常重要的概念，是接收端可靠信號接收的**基本要 求，也是數(shù)字電路可靠工作的基礎(chǔ)?？梢哉f，大部分?jǐn)?shù)字信號的測量項(xiàng)目如數(shù)據(jù)速率、信號 幅度、眼圖、抖動等的測量都是為了間接保證信號滿足接收端對建立時(shí)間和保持時(shí)間的要 求，在以后章節(jié)的論述中我們可以慢慢體會。 上海電氣性能測試數(shù)字信號測試