按照存儲(chǔ)信息方式的不同，隨機(jī)存儲(chǔ)器又分為靜態(tài)隨機(jī)存儲(chǔ)器SRAM(Static RAM)和 動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM(Dynamic RAM)。SRAM運(yùn)行速度較快、時(shí)延小、控制簡(jiǎn)單，但是 SRAM每比特的數(shù)據(jù)存儲(chǔ)需要多個(gè)晶體管，不容易實(shí)現(xiàn)大的存儲(chǔ)容量，主要用于一些對(duì)時(shí) 延和速度有要求但又不需要太大容量的場(chǎng)合，如一些CPU芯片內(nèi)置的緩存等。DRAM的 時(shí)延比SRAM大，而且需要定期的刷新，控制電路相對(duì)復(fù)雜。但是由于DRAM每比特?cái)?shù)據(jù)存儲(chǔ)只需要一個(gè)晶體管，因此具有集成度高、功耗低、容量大、成本低等特點(diǎn)，目前已經(jīng)成為大 容量RAM的主流，典型的如現(xiàn)在的PC、服務(wù)器、嵌入式系統(tǒng)上用的大容量?jī)?nèi)存都是DRAM。尋找能夠滿足您的 DDR 和存儲(chǔ)器需求的特定解決方案。湖南USB測(cè)試DDR一致性測(cè)試

通常測(cè)量眼圖很有效的一種方法就是使用示波器的眼圖測(cè)量功能，即用時(shí)鐘做觸發(fā)對(duì)數(shù) 據(jù)信號(hào)進(jìn)行累積，看累積結(jié)果的差情況是否在可以容許的范圍內(nèi)。但遺憾的是，想用這種 方法直接測(cè)量DDR的信號(hào)質(zhì)量非常困難，因?yàn)镈DR信號(hào)讀寫時(shí)序是不一樣的。

可以看到，寫數(shù)據(jù)(DQ)的跳變位置對(duì)應(yīng)著鎖存信號(hào)(DQS)的中心，而 讀數(shù)據(jù)的跳變位置卻對(duì)應(yīng)著鎖存信號(hào)的邊沿，而且在總線上還有三態(tài)，因此如果直接用DQS 觸發(fā)對(duì)DQ累積進(jìn)行眼圖測(cè)量的話，會(huì)得到的結(jié)果。 湖南USB測(cè)試DDR一致性測(cè)試DDR-致性測(cè)試探測(cè)和夾具；

測(cè)試軟件運(yùn)行后，示波器會(huì)自動(dòng)設(shè)置時(shí)基、垂直增益、觸發(fā)等參數(shù)進(jìn)行測(cè)量并匯總成一 個(gè)測(cè)試報(bào)告，測(cè)試報(bào)告中列出了測(cè)試的項(xiàng)目、是否通過、spec的要求、實(shí)測(cè)值、margin等。 自動(dòng)測(cè)試軟件進(jìn)行DDR4眼圖睜開度測(cè)量的一個(gè)例子。信號(hào)質(zhì)量的測(cè)試還可以  輔 助 用 戶 進(jìn) 行 內(nèi) 存 參 數(shù) 的 配 置 ， 比 如 高 速 的 D D R 芯 片 都 提 供 有 O D T ( O n D i e Termination)的功能，用戶可以通過軟件配置改變內(nèi)存芯片中的匹配電阻，并分析對(duì)信號(hào)質(zhì) 量的影響。

除了一致性測(cè)試以外，DDR測(cè)試軟件還可以支持調(diào)試功能。比如在某個(gè)關(guān)鍵參數(shù)測(cè)試 失敗后，可以針對(duì)這個(gè)參數(shù)進(jìn)行Debug。此時(shí)，測(cè)試軟件會(huì)捕獲、存儲(chǔ)一段時(shí)間的波形并進(jìn) 行參數(shù)統(tǒng)計(jì)，根據(jù)統(tǒng)計(jì)結(jié)果可以查找到參數(shù)違規(guī)時(shí)對(duì)應(yīng)的波形位置，

除了DDR以外，近些年隨著智能移動(dòng)終端的發(fā)展，由DDR技術(shù)演變過來的LPDDR (Low-Power DDR,低功耗DDR)也發(fā)展很快。LPDDR主要針對(duì)功耗敏感的應(yīng)用場(chǎng)景，相 對(duì)于同一代技術(shù)的DDR來說會(huì)采用更低的工作電壓，而更低的工作電壓可以直接減少器 件的功耗。比如LPDDR4的工作電壓為1. 1V,比標(biāo)準(zhǔn)的DDR4的1.2V工作電壓要低一 些，有些廠商還提出了更低功耗的內(nèi)存技術(shù)，比如三星公司推出的LPDDR4x技術(shù)，更是把 外部I/O的電壓降到了0.6V。但是要注意的是，更低的工作電壓對(duì)于電源紋波和串?dāng)_噪 聲會(huì)更敏感，其電路設(shè)計(jì)的挑戰(zhàn)性更大。除了降低工作電壓以外，LPDDR還會(huì)采用一些額 外的技術(shù)來節(jié)省功耗，比如根據(jù)外界溫度自動(dòng)調(diào)整刷新頻率(DRAM在低溫下需要較少刷 新)、部分陣列可以自刷新，以及一些對(duì)低功耗的支持。同時(shí)，LPDDR的芯片一般體積更 小，因此占用的PCB空間更小。82496 DDR信號(hào)質(zhì)量的測(cè)試方法、測(cè)試裝置與測(cè)試設(shè)備與流程；

DDR地址、命令總線的一致性測(cè)試

DDR的地址、命令總線的信號(hào)完整性測(cè)試主要測(cè)試其波形和時(shí)序參數(shù)。地址總線An、 命令總線/RAS、/CAS、/WE、/CS需要測(cè)試的信號(hào)品質(zhì)主要包括：Vmax （最大電壓值）；Vmin （小電壓值）；Overshoot （過沖）和Undershoot （下沖）的持續(xù)時(shí)間的大值；Slew Rate （斜率）；Ringback （回溝）等。還需要測(cè)試相對(duì)于時(shí)鐘邊沿的Setup Time （建立時(shí)間）和Hold Time （保持時(shí)間）。建立時(shí)間和保持時(shí)間的定義如圖7.134所示，其中加為建立時(shí)間，如為 保持時(shí)間，針對(duì)DDR400,加和如為0.7ns。

DDR時(shí)鐘總線的一致性測(cè)試。湖南USB測(cè)試DDR一致性測(cè)試

DDR 設(shè)計(jì)、測(cè)試、驗(yàn)證和一致性測(cè)試。湖南USB測(cè)試DDR一致性測(cè)試

對(duì)DDR5來說，設(shè)計(jì)更為復(fù)雜，仿真軟件需要幫助用戶通過應(yīng)用IBIS模型針對(duì)基于 DDR5顆粒或DIMM的系統(tǒng)進(jìn)行仿真驗(yàn)證，比如仿真驅(qū)動(dòng)能力、隨機(jī)抖動(dòng)/確定性抖動(dòng)、寄 生電容、片上端接ODT、信號(hào)上升/下降時(shí)間、AGC(自動(dòng)增益控制)功能、4taps DFE(4抽頭 判決反饋均衡)等。

DDR的讀寫信號(hào)分離

對(duì)于DDR總線來說，真實(shí)總線上總是讀寫同時(shí)存在的。規(guī)范對(duì)于讀時(shí)序和寫時(shí)序的 相關(guān)時(shí)間參數(shù)要求是不一樣的，讀信號(hào)的測(cè)量要參考讀時(shí)序的要求，寫信號(hào)的測(cè)量要參考寫 時(shí)序的要求。因此要進(jìn)行DDR信號(hào)的測(cè)試，第一步要做的是從真實(shí)工作的總線上把感興 趣的讀信號(hào)或者寫信號(hào)分離出來。JEDEC協(xié)會(huì)規(guī)定的DDR4總線的 一個(gè)工作時(shí) 序圖(參考資料： JEDEC STANDARD DDR4 SDRAM,JESD79-4),可以看到對(duì)于讀和寫信 號(hào)來說，DQS和DQ間的時(shí)序關(guān)系是不一樣的。 湖南USB測(cè)試DDR一致性測(cè)試