雙擊PCB模塊打開其Property窗口,切換到LayoutExtraction選項卡，在FileName處瀏覽選擇備好的PCB文件在ExtractionEngine下拉框里選擇PowerSL所小。SystemSI提供PowerSI和SPEED2000Generator兩種模型提取引擎。其中使用PowerSI可以提取包含信號耦合，考慮非理想電源地的S參數(shù)模型；而使用SPEED2000Generator可以提取理想電源地情況下的非耦合信號的SPICE模型。前者模型提取時間長，但模型細節(jié)完整，適合終的仿真驗證；后者模型提取快，SPICE模型仿真收斂性好，比較適合設計前期的快速仿真迭代。DDR3內(nèi)存的一致性測試是否需要長時間運行？廣東DDR3測試銷售廠

DDRx接口信號的時序關系

DDR3的時序要求大體上和DDR2類似，作為源同步系統(tǒng)，主要有3組時序設計要求。 一組是DQ和DQS的等長關系，也就是數(shù)據(jù)和選通信號的時序；一組是CLK和ADDR/CMD/ CTRL的等長關系，也就是時鐘和地址控制總線的關系；一組是CLK和DQS的關系， 也就是時鐘和選通信號的關系。其中數(shù)據(jù)和選通信號的時序關系又分為讀周期和寫周期兩個 方向的時序關系。

要注意各組時序的嚴格程度是不一樣的，作為同組的數(shù)據(jù)和選通信號，需要非常嚴格的 等長關系。Intel或者一些大芯片廠家，對DQ組的等長關系經(jīng)常在土25mil以內(nèi)，在高速的 DDR3設計時，甚至會要求在±5mil以內(nèi)。相對來說地址控制和時鐘組的時序關系會相對寬松 一些，常見的可能有幾百mil。同時要留意DQS和CLK的關系，在絕大多數(shù)的DDR設計里 是松散的時序關系，DDR3進行Fly-by設計后更是降低了 DQS和CLK之間的時序控制要求。 設備DDR3測試維修價格DDR3內(nèi)存的一致性測試可以修復一致性問題嗎？

使用SystemSI進行DDR3信號仿真和時序分析實例

SystemSI是Cadence Allegro的一款系統(tǒng)級信號完整性仿真工具，它集成了 Sigrity強大的 電路板、封裝等互連模型及電源分布網(wǎng)絡模型的提取功能。目前SystemSI提供并行總線分析 和串行通道分析兩大主要功能模塊，本章介紹其中的并行總線分析模塊，本書第5章介紹串 行通道分析模塊。

SystemSI并行總線分析(Parallel Bus Analysis)模塊支持IBIS和HSPICE晶體管模型， 支持傳輸線模型、S參數(shù)模型和通用SPICE模型，支持非理想電源地的仿真分析。它擁有強 大的眼圖、信號質(zhì)量、信號延時測量功能和詳盡的時序分析能力，并配以完整的測量分析報 告供閱讀和存檔。下面我們結(jié)合一個具體的DDR3仿真實例，介紹SystemSI的仿真和時序分 析方法。本實例中的關鍵器件包括CPU、4個DDR3 SDRAM芯片和電源模塊，

為了改善地址信號多負載多層級樹形拓撲造成的信號完整性問題，DDR3/4的地址、控制、命令和時鐘信號釆用了Fly-by的拓撲結(jié)構(gòu)種優(yōu)化了負載樁線的菊花鏈拓撲。另外，在主板加內(nèi)存條的系統(tǒng)設計中，DDR2的地址命令和控制信號一般需要在主板上加匹配電阻，而DDR3則將終端匹配電阻設計在內(nèi)存條上，在主板上不需要額外電阻，這樣可以方便主板布線，也可以使匹配電阻更靠近接收端。為了解決使用Fly-by拓撲岀現(xiàn)的時鐘信號和選通信號“等長”問題,DDR3/4采用了WriteLeveling技術(shù)進行時序補償，這在一定程度上降低了布線難度，特別是弱化了字節(jié)間的等長要求。不同于以往DDRx使用的SSTL電平接口，新一代DDR4釆用了POD電平接口，它能夠有效降低單位比特功耗。DDR4內(nèi)存也不再使用SlewRateDerating技術(shù)，降低了傳統(tǒng)時序計算的復雜度。如何確保DDR3一致性測試的可靠性和準確性？

至此，DDR3控制器端各信號間的總線關系創(chuàng)建完畢。單擊OK按鈕，在彈出的提示窗 口中選擇Copy,這會將以上總線設置信息作為SystemSI能識別的注釋，連同原始IBIS文件 保存為一個新的IBIS文件。如果不希望生成新的IBIS文件，則也可以選擇Updateo

設置合適的 OnDie Parasitics 和 Package Parasiticso 在本例中。nDie Parasitics 選擇 None, Package Parasitics使用Pin RLC封裝模型。單擊OK按鈕保存并退出控制器端的設置。

On-Die Parasitics在仿真非理想電源地時影響很大，特別是On-Die Capacitor,需要根據(jù) 實際情況正確設定。因為實際的IBIS模型和模板自帶的IBIS模型管腳不同，所以退出控制器 設置窗口后，Controller和PCB模塊間的連接線會顯示紅叉，表明這兩個模塊間連接有問題， 暫時不管，等所有模型設置完成后再重新連接。 DDR3一致性測試是否可以檢測出硬件故障？設備DDR3測試規(guī)格尺寸

DDR3一致性測試是否適用于超頻內(nèi)存模塊？廣東DDR3測試銷售廠

單擊Impedance Plot (expanded),展開顯示所有網(wǎng)絡走線的阻抗彩圖。雙擊彩圖 上的任何線段，對應的走線會以之前定義的顏色在Layout窗口中高亮顯示。

單擊Impedance Table,可以詳細查看各個網(wǎng)絡每根走線詳細的阻抗相關信息，內(nèi) 容包括走線名稱、走線長度百分比、走線阻抗、走線長度、走線距離發(fā)送端器件的距離、走 線延時，

單擊Impedance Overlay in Layout,可以直接在Layout視圖中查看走線的阻抗。在 Layer Selection窗口中單擊層名稱，可以切換到不同層查看走線阻抗視圖。 廣東DDR3測試銷售廠