SiP 可以將多個具有不同功能的有源電子元件與可選無源器件，諸如 MEMS 或者光學(xué)器件等其他器件優(yōu)先組裝到一起，實現(xiàn)一定功能的單個標準封裝件，形成一個系統(tǒng)或者子系統(tǒng)。這么看來，SiP 和 SoC 極為相似，兩者的區(qū)別是什么？能較大限度地優(yōu)化系統(tǒng)性能、避免重復(fù)封裝、縮短開發(fā)周期、降低成本、提高集成度。對比 SoC，SiP 具有靈活度高、集成度高、設(shè)計周期短、開發(fā)成本低、容易進入等特點。而 SoC 發(fā)展至今，除了面臨諸如技術(shù)瓶頸高、CMOS、DRAM、GaAs、SiGe 等不同制程整合不易、生產(chǎn)良率低等技術(shù)挑戰(zhàn)尚待克服外，現(xiàn)階段 SoC 生產(chǎn)成本高，以及其所需研發(fā)時間過長等因素，都造成 SoC 的發(fā)展面臨瓶頸，也造就 SiP 的發(fā)展方向再次受到普遍的討論與看好。SiP系統(tǒng)級封裝以其更小、薄、輕和更多功能的競爭力，為芯片和器件整合提供了新的可能性。浙江模組封裝方案

異形元件處理，Socket / 層疊型等異形元件，因便攜式產(chǎn)品的不斷發(fā)展，功能集成越來越多，勢必要求在原SIP工藝基礎(chǔ)上，增加更多功能模塊，傳統(tǒng)的電容電阻已無法滿足多功能集成化要求，因此需要引入異形元件進行擴展，因此如何在精密化的集成基板上，進行異形元件的貼裝，給工藝帶來不小挑戰(zhàn)，這就要求設(shè)備精度高，穩(wěn)定性好，處理更智能化方可滿足。成本，前期投入大，回報周期長，工藝復(fù)雜，人工成本高，產(chǎn)品良率低，耗損大。需要大型，穩(wěn)定，利潤率較大的項目方能支撐SIP技術(shù)的持續(xù)運行。浙江模組封裝方案SiP封裝為芯片提供支撐，散熱和保護，同時提供芯片與基板之間的供電和機械鏈接。

除了2D和3D的封裝結(jié)構(gòu)外，另一種以多功能性基板整合組件的方式，也可納入SiP的范圍。此技術(shù)主要是將不同組件內(nèi)藏于多功能基板中，亦可視為是SiP的概念，達到功能整合的目的。不同的芯片，排列方式，與不同內(nèi)部結(jié)合技術(shù)搭配，使SiP 的封裝形態(tài)產(chǎn)生多樣化的組合，并可按照客戶或產(chǎn)品的需求加以客制化或彈性生產(chǎn)。SiP技術(shù)路線表明，越來越多的半導(dǎo)體芯片和封裝將彼此堆疊，以實現(xiàn)更深層次的3D封裝。圖2.19 是8芯片堆疊SiP，將現(xiàn)有多芯片封裝結(jié)合在一個堆疊中。微晶片的減薄化是SiP增長面對的重要技術(shù)挑戰(zhàn)?，F(xiàn)在用于生產(chǎn)200mm和300mm微晶片的焊接設(shè)備可處理厚度為50um的晶片，因此允許更密集地堆疊芯片。

SMT制程在SIP工藝流程中的三部分都有應(yīng)用：1st SMT PCB貼片 + 3rd SMT FPC貼鎳片 + 4th SMT FPC+COB。SiP失效模式和失效機理，主要失效模式：(1) 焊接異常：IC引腳錫渣、精密電阻連錫。? 原因分析：底部UF (Underfill底部填充）膠填充不佳，導(dǎo)致錫進入IC引腳或器件焊盤間空洞造成短路。(2) 機械應(yīng)力損傷：MOS芯片、電容裂紋。? 原因分析：(1) SiP注塑后固化過程產(chǎn)生的應(yīng)力;（2）設(shè)備/治具產(chǎn)生的應(yīng)力。(3) 過電應(yīng)力損傷：MOS、電容等器件EOS損傷。? 原因分析：PCM SiP上的器件受電應(yīng)力損傷（ESD、測試設(shè)備浪涌等）。隨著SiP模塊成本的降低，且制造工藝效率和成熟度的提高。

SiP還具有以下更多優(yōu)勢：小型化 – 半導(dǎo)體制造的一個極具影響力的元素是不斷小型化的能力。這一事實在物聯(lián)網(wǎng)設(shè)備和小工具的新時代變得越來越重要。但是，當(dāng)系統(tǒng)中只有幾個組件可以縮小時，維護起來變得越來越困難。SiP在這里大放異彩，因為它可以提供更好的芯片集成和更緊密的無源集成。通過這種方式，SiP方法可以將給定系統(tǒng)的整體尺寸減小多達65%。簡化 – SiP方法允許芯片設(shè)計人員使用更抽象的構(gòu)建模塊，從而具有更高的周轉(zhuǎn)率和整體更短的設(shè)計周期的優(yōu)勢。此外，BOM也得到了簡化，從而減少了對已經(jīng)經(jīng)過驗證的模塊的測試。SiP 可將不同的材料，兼容不同的GaAs，Si，InP，SiC，陶瓷，PCB等多種材料進行組合進行一體化封裝。浙江模組封裝方案

SIP與SOC，SOC(System On a Chip，系統(tǒng)級芯片)是將原本不同功能的IC，整合到一顆芯片中。浙江模組封裝方案

SiP具有以下優(yōu)勢：小型化 – 半導(dǎo)體制造的一個極具影響力的元素是不斷小型化的能力。這一事實在物聯(lián)網(wǎng)設(shè)備和小工具的新時代變得越來越重要。但是，當(dāng)系統(tǒng)中只有幾個組件可以縮小時，維護起來變得越來越困難。SiP在這里大放異彩，因為它可以提供更好的芯片集成和更緊密的無源集成。通過這種方式，SiP方法可以將給定系統(tǒng)的整體尺寸減小多達65%。簡化 – SiP方法允許芯片設(shè)計人員使用更抽象的構(gòu)建模塊，從而具有更高的周轉(zhuǎn)率和整體更短的設(shè)計周期的優(yōu)勢。此外，BOM也得到了簡化，從而減少了對已經(jīng)經(jīng)過驗證的模塊的測試。浙江模組封裝方案